記事・論文
| タイトル | FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法 |
|---|---|
| 著者 | 高田 大河 |
| 著者 | 松永 裕介 |
| シリーズ名 | コンピュータシステム |
| 出版地（国名コード） | JP |
| 別タイトル | An efficient cut enumeration for depth-optimum technology mapping for LUT-based FPGAs |
| 出版年(W3CDTF) | 2009-01 |
| 件名（キーワード） | 再構成可能システム |
| 件名（キーワード） | FPGA |
| 件名（キーワード） | テクノロジマッピング |
| 件名（キーワード） | カット列挙 |
| 件名（キーワード） | reconfigurable system |
| 件名（キーワード） | technology mapping |
| 件名（キーワード） | cut enumeration |
| NDLC | ZN33 |
| 対象利用者 | 一般 |
| 資料の種別 | 記事・論文 |
| 掲載誌情報（URI形式） | https://iss.ndl.go.jp/books/R100000002-I000000050569-00 |
| 掲載誌情報（ISSN形式） | 09135685 |
| 掲載誌情報（ISSN-L形式） | 09135685 |
| 掲載誌名 | 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 |
| 掲載巻 | 108 |
| 掲載号 | 413 |
| 掲載ページ | 57～62 |
| 言語（ISO639-2形式） | jpn : 日本語 |
