記事・論文
| 타이틀 | 高速・低消費電力STT-MRAMキャッシュを用いたRun-timeノーマリオフプロセッサ |
|---|---|
| 책임표시 | 野村 久美子 |
| 책임표시 | 安部 恵子 |
| 책임표시 | 藤田 忍 |
| 출판 지명(국명 코드) | JP |
| 별 타이틀 | Runtime Normally-Off Processor with Nonvolatile Cache Memory Based on High-Speed and Low-Power STT-MRAMs |
| 출판 년도(W3CDTF) | 2012-09 |
| NDLC | ZN31 |
| 대상이용자 | 一般 |
| 자료 종별 | 記事・論文 |
| 게재지 정보. (URI 형식) | https://iss.ndl.go.jp/books/R100000002-I000000016652-00 |
| 게재지 정보. (ISSN 형식) | 03720462 |
| 게재지 정보. (ISSN-L 형식) | 03720462 |
| 게재지명 | 東芝レビュー = Toshiba review / 東芝ビジネスエキスパート株式会社ビジネスソリューション事業部 編集・制作 |
| 게재 권 | 67 |
| 게재 호 | 9 |
| 게재 통호 | 759 |
| 게재 페이지 | 48-51 |
| 언어(ISO639-2 형식) | jpn : 日本語 |
