ヘルプ
ヘルプ

検索結果 73 件

Slashing IC Power and Democratizing IC Access for the Digital Age

Slashing IC Power and Democratizing IC Access for the Digital Age
デジタル記事
2024IPSJ Transactions on System and LSI Design Methodology17 0p.2-6
インターネットで読める全国の図書館

Message from the Editor-in-Chief

Message from the Editor-in-Chief
デジタル記事
2024IPSJ Transactions on System and LSI Design Methodology17 0p.1-1
インターネットで読める全国の図書館

A Case Study for Improving Performances of Deep-Learning Processor with MRAM

A Case Study for Improving Performances of Deep-Learning Processor with MRAM
デジタル記事
2024IPSJ Transactions on System and LSI Design Methodology17 0p.7-15
インターネットで読める全国の図書館

Design of Reference-free Flash ADC With On-chip Rank-based Comparator Selection Using Multiple Comparator Groups

Design of Reference-free Flash ADC With On-chip Rank-based Comparator Selection Using Multiple Comparator Groups
デジタル記事
2024IPSJ Transactions on System and LSI Design Methodology17 0p.36-43
インターネットで読める全国の図書館

A Learning-based Control Scheme for MTJ-based Non-volatile Flip-Flops

A Learning-based Control Scheme for MTJ-based Non-volatile Flip-Flops
デジタル記事
2024IPSJ Transactions on System and LSI Design Methodology17 0p.16-35
インターネットで読める全国の図書館

LLVM-C2RTL: C/C++ Based System Level RTL Design Framework Using LLVM Compiler Infrastructure

LLVM-C2RTL: C/C++ Based System Level RTL Design Framework Using LLVM Compiler Infrastructure
デジタル記事
2023IPSJ Transactions on System and LSI Design Methodology16 0p.12-26
インターネットで読める全国の図書館

Parallelizing Random and SAT-based Verification Processes for Improving Toggle Coverage

Parallelizing Random and SAT-based Verification Processes for Improving Toggle Coverage
デジタル記事
2023IPSJ Transactions on System and LSI Design Methodology16 0p.45-53
インターネットで読める全国の図書館

Measurement Results of Real Circuit Delay Degradation under Realistic Workload

Measurement Results of Real Circuit Delay Degradation under Realistic Workload
デジタル記事
2023IPSJ Transactions on System and LSI Design Methodology16 0p.27-34
インターネットで読める全国の図書館

A CMOS-compatible Non-volatile Memory Element using Fishbone-in-cage Capacitor

A CMOS-compatible Non-volatile Memory Element using Fishbone-in-cage Capacitor
デジタル記事
2023IPSJ Transactions on System and LSI Design Methodology16 0p.35-44
インターネットで読める全国の図書館

Message from the Editor-in-Chief

Message from the Editor-in-Chief
デジタル記事
2023IPSJ Transactions on System and LSI Design Methodology16 0p.1-1
インターネットで読める全国の図書館

Feature Vectors Based on Wire Width and Distance for Lithography Hotspot Detection

Feature Vectors Based on Wire Width and Distance for Lithography Hotspot Detection
デジタル記事
2023IPSJ Transactions on System and LSI Design Methodology16 0p.2-11
インターネットで読める全国の図書館

IPSJ transactions on system LSI design methodology

IPSJ transactions on system LSI design methodology
記録メディアデジタル雑誌電子書籍・電子雑誌
Information Processing Society of Japan2008<ISSN>
国立国会図書館全国の図書館
  • ISSN1882-6687
  • ISSN-L1882-6687
  •  
  •  
  •  
  •  
  •  
    •  

Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation

pdfを表すアイコン
デジタル記事
小野寺, 秀俊, Onodera, HidetoshiInformation Processing Society of Japan2019-02-01IPSJ Transactions on System LSI Design Methodology12p.2-12
インターネットで読める全国の図書館
  • 掲載誌（ISSN）1882-6687

Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation

Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation
デジタル記事
2019IPSJ Transactions on System LSI Design Methodology12 0p.2-12
インターネットで読める全国の図書館

A Delta-Sigma ADC with Stochastic Quantization

pdfを表すアイコン
デジタル記事
Hirai, Yusaku, Yano, Shinya, Matsuoka, Toshimasa情報処理学会2015-08IPSJ transactions on system LSI design methodology8p.123-130
インターネットで読める全国の図書館

A Non-volatile Reconfigurable Offloader for Wireless Sensor Nodes 6 0

A Non-volatile Reconfigurable Offloader for Wireless Sensor Nodes 6 0
デジタル記事
Nakaya Shogo, Miyamura Makoto, Sakimura Noburo, Nakamura Yuichi, Sugibayashi Tadahiko2013IPSJ Transactions on System and LSI Design Methodology6 0p.52-59
インターネットで読める全国の図書館
  • 掲載誌（ISSN）1882-6687
  • 掲載誌（ISSN-L）1882-6687

Loop Fusion with Outer Loop Shifting for High-level Synthesis 6 0

Loop Fusion with Outer Loop Shifting for High-level Synthesis 6 0
デジタル記事
Kato Yuta, Seto Kenshu2013IPSJ Transactions on System and LSI Design Methodology6 0p.71-75
インターネットで読める全国の図書館
  • 掲載誌（ISSN）1882-6687
  • 掲載誌（ISSN-L）1882-6687

Circuit and System Design Guidelines for Ultra-low Power Sensor Nodes 6 0

Circuit and System Design Guidelines for Ultra-low Power Sensor Nodes 6 0
デジタル記事
Lee Yoonmyung, Yoon Dongmin, Kim Yejoong, Blaauw David, Sylvester Dennis2013IPSJ Transactions on System and LSI Design Methodology6 0p.17-26
インターネットで読める全国の図書館
  • 掲載誌（ISSN）1882-6687
  • 掲載誌（ISSN-L）1882-6687

An Efficient Algorithm for 3D NoC Architecture Optimization 6 0

An Efficient Algorithm for 3D NoC Architecture Optimization 6 0
デジタル記事
Jiang Xin, Zhang Ran, Watanabe Takahiro2013IPSJ Transactions on System and LSI Design Methodology6 0p.34-41
インターネットで読める全国の図書館
  • 掲載誌（ISSN）1882-6687
  • 掲載誌（ISSN-L）1882-6687

Secure and Testable Scan Design Utilizing Shift Register Quasi-equivalents 6 0

Secure and Testable Scan Design Utilizing Shift Register Quasi-equivalents 6 0
デジタル記事
Fujiwara Katsuya, Fujiwara Hideo, Tamamoto Hideo2013IPSJ Transactions on System and LSI Design Methodology6 0p.27-33
インターネットで読める全国の図書館
  • 掲載誌（ISSN）1882-6687
  • 掲載誌（ISSN-L）1882-6687