サイトメニューここからこのページの先頭です

ショートカットキーの説明を開始します。画面遷移や機能実行は、説明にあるショートカットキーを同時に押した後、Enterキーを押してください。ショートカットキーの説明を聞くには、Alt+0。トップ画面の表示には、Alt+1。ログインを行うには、Alt+2。簡易検索画面の表示には、Alt+3。詳細検索画面の表示には、Alt+4。障害者向け資料検索画面の表示には、Alt+5。検索結果の並び替えを行うには、Alt+6。国立国会図書館ホームページの表示には、Alt+7。検索結果の絞り込みを行うには、Alt+8。以上でショートカットキーの説明を終わります。

ナビゲーションここから

ナビゲーションここまで

本文ここから

資料種別 記事・論文

4進SD数全加算器におけるニューロンMOSFETのフローティングゲート面積の縮小

浅香 篤,今西 茂,村中 徳明

詳細情報

タイトル 4進SD数全加算器におけるニューロンMOSFETのフローティングゲート面積の縮小
著者 浅香 篤
著者 今西 茂
著者 村中 徳明
出版年 2001-12
件名(キーワード) 4進符号付ディジット数
件名(キーワード) レイアウト面積
件名(キーワード) Quaternary with Singed Digit Number Representation
件名(キーワード) Quaternary SD Full Adder
件名(キーワード) Neuron MOSFET
件名(キーワード) Layout Area
対象利用者 一般
資料の種別 記事・論文
掲載誌情報(ISSN形式) 03854221
掲載誌情報(ISSNL形式) 03854221
掲載誌情報(URI形式) http://iss.ndl.go.jp/books/R100000002-I000000015707-00
掲載誌名 電気学会論文誌. C, 電子・情報・システム部門誌
掲載巻 121
掲載号 12
掲載ページ 1926~1933
言語(ISO639-2形式) jpn : 日本語

本文ここまで

Copyright © 2012 National Diet Library. All Rights Reserved.

フッター ここまで