サイトメニューここからこのページの先頭です

ショートカットキーの説明を開始します。画面遷移や機能実行は、説明にあるショートカットキーを同時に押した後、Enterキーを押してください。ショートカットキーの説明を聞くには、Alt+0。トップ画面の表示には、Alt+1。ログインを行うには、Alt+2。簡易検索画面の表示には、Alt+3。詳細検索画面の表示には、Alt+4。障害者向け資料検索画面の表示には、Alt+5。検索結果の並び替えを行うには、Alt+6。国立国会図書館ホームページの表示には、Alt+7。検索結果の絞り込みを行うには、Alt+8。以上でショートカットキーの説明を終わります。

ナビゲーションここから

ナビゲーションここまで

本文ここから

資料種別 記事・論文

回路分割機構付き高位合成ツールによる分割回路の検証手法

松田 和也,三好 健文,竹本 正志 他

詳細情報

タイトル 回路分割機構付き高位合成ツールによる分割回路の検証手法
著者 松田 和也
著者 三好 健文
著者 竹本 正志 他
シリーズ名 コンピュータシステム
出版地(国名コード) JP
別タイトル Verification Method of the Split Circuit by High-Level Synthesis Tool in a Circuit Partitioning mechanism
出版年(W3CDTF) 2014-07
件名(キーワード) 高位合成
件名(キーワード) 回路分割
件名(キーワード) 回路検証
件名(キーワード) High Level Synthesize
件名(キーワード) HLS
件名(キーワード) Circuit Partitioning
件名(キーワード) Circuit Verification
NDLC ZN33
対象利用者 一般
資料の種別 記事・論文
掲載誌情報(URI形式) http://iss.ndl.go.jp/books/R100000002-I000000050569-00
掲載誌情報(ISSN形式) 09135685
掲載誌情報(ISSN-L形式) 09135685
掲載誌名 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
掲載巻 114
掲載号 155
掲載ページ 43-48
言語(ISO639-2形式) jpn : 日本語

本文ここまで

Copyright © 2012 National Diet Library. All Rights Reserved.

フッター ここまで