フロアプランを考慮したマルチプレクサ入力数制限FPGA向け高位合成手法 (回路とシステム)

記事を表すアイコン

フロアプランを考慮したマルチプレクサ入力数制限FPGA向け高位合成手法

(回路とシステム)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
025634335
資料種別
記事
著者
藤原 晃一ほか
出版者
東京 : 電子情報通信学会
出版年
2014-07
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(122):2014.7.9-11
掲載ページ
p.219-224
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
藤原 晃一
阿部 晋矢
川村 一志 他
シリーズタイトル
並列タイトル等
A Floorplan-driven High-Level Synthesis Algorithm for Reducing Multiplexer Inputs Targeting FPGAs
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
114(122):2014.7.9-11
掲載巻
114
掲載号
122