サイトメニューここからこのページの先頭です

ショートカットキーの説明を開始します。画面遷移や機能実行は、説明にあるショートカットキーを同時に押した後、Enterキーを押してください。ショートカットキーの説明を聞くには、Alt+0。トップ画面の表示には、Alt+1。ログインを行うには、Alt+2。簡易検索画面の表示には、Alt+3。詳細検索画面の表示には、Alt+4。障害者向け資料検索画面の表示には、Alt+5。検索結果の並び替えを行うには、Alt+6。国立国会図書館ホームページの表示には、Alt+7。検索結果の絞り込みを行うには、Alt+8。以上でショートカットキーの説明を終わります。

ナビゲーションここから

ナビゲーションここまで

本文ここから

資料種別 記事・論文

電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計

上ノ原 誠二,厚地 泰輔,松坂 建治 他

詳細情報

タイトル 電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計
著者 上ノ原 誠二
著者 厚地 泰輔
著者 松坂 建治 他
シリーズ名 ニューロコンピューティング
出版年 2013-01
別タイトル Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling
件名(キーワード) CMOS集積回路
件名(キーワード) 大規模結合アレイ
件名(キーワード) 電圧・電流サンプリング方式
件名(キーワード) PWM
件名(キーワード) CMOS integrated circuit
件名(キーワード) large-scale coupled system
件名(キーワード) voltage/current-sampling mode
対象利用者 一般
資料の種別 記事・論文
掲載誌情報(ISSN形式) 09135685
掲載誌情報(ISSNL形式) 09135685
掲載誌情報(URI形式) http://iss.ndl.go.jp/books/R100000002-I000000050569-00
掲載誌名 電子情報通信学会技術研究報告 : 信学技報
掲載巻 112
掲載号 390
掲載ページ 105-110
言語(ISO639-2形式) jpn : 日本語

本文ここまで

Copyright © 2012 National Diet Library. All Rights Reserved.

フッター ここまで