2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)

記事を表すアイコン

2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法

(ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
023569237
資料種別
記事
著者
多和田 雅師ほか
出版者
東京 : 電子情報通信学会
出版年
2012-03
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 111(462):2012.3.2・3
掲載ページ
p.13-18
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
多和田 雅師
柳澤 政生
戸川 望
並列タイトル等
Fast and Exact Cache Configuration Simulation for Two-core L1 Cache
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
111(462):2012.3.2・3
掲載巻
111
掲載号
462